En la mayoría de aplicaciones que incorporan un sistema microprocesador como elemento de control de procesos industriales, es necesario
un determinado número de líneas de salida capaces de manejar los diferentes
dispositivos de actuación de dicho proceso (relés, indicadores luminosos,
motores, etc.) de una manera completamente independiente.
 |
| Interfaz Universal |
Generalmente, la mayoría de fabricantes de
microprocesadores, disponen de una gama de circuitos integrados que facilitan
la elaboración de sistemas que permitan realizar el interfaz entre el
microprocesador y el dispositivo sobre el que se va a actuar. Estos circuitos
integrados, presentados bajo el nombre de circuitos programables de
entrada/salida (comercialmente se les conoce como PIA, PIO o VIA según el
fabricante), proporcionan al diseñador de sistemas la posibilidad de disponer
de hasta 16 líneas de salida programables independientemente. El problema se
presenta cuando este número resulta ser insuficiente para el propósito que se
desea realizar y se necesitan, por ejemplo, 50 ó 60 líneas con las que
controlar un determinado proceso. Evidentemente, la solución más trivial
consiste en añadir al sistema tantos circuitos como sean precisos para conseguir
el número deseado, aunque no siempre esta solución pueda ser la más adecuada,
sobre todo en el caso de que las posibilidades de ampliación de nuestro sistema microprocesador no hayan sido previstas o bien porque el acceso a los buses del
sistema no sea posible.
Descripción del
circuito. Metodología de diseño
Antes de iniciar la descripción completa del circuito de
interfaz universal y con el objeto de facilitar su exposición, analizaremos la
idea básica sobre la que se basa su diseño y el funcionamiento de su componente
principal: un biestable tipo D o « lacht ». Básicamente, la idea que se pretende
desarrollar es la de ampliar las posibilidades de salida de un circuito de
interfaz tipo PIA para que pueda suministrar hasta 64 líneas de salida capaces
de gobernar otros tantos dispositivos conectados a éstas.
Admitiendo que cada PIA dispone, como mínimo, de dos vías de acceso (dieciséis líneas), que pueden ser programadas como salida, un método para conseguir ampliar estas 16 líneas hasta 64, sería el de enviar cuatro bloques de información distintos a otros tantos circuitos capaces de retener esta información y sin que ésta pudiera alterarse con el envío de los otros tres bloques restantes. Es decir, primero colocaríamos las dieciséis líneas de la PA en el estado que deseamos que tengan las primeras dieciséis líneas de nuestro circuito y almacenaríamos en este estado en un circuito capaz de memorizar esta información. Seguidamente cambiaríamos el estado de las líneas de salida de la PIA para que adoptaran el correspondiente a las segundas dieciséis líneas que serían memorizadas análogamente y a continuación haríamos lo mismo con los dos bloques de información restante obteniendo, a la salida, las sesenta y cuatro informaciones requeridas. Ahora bien, para que esto se desarrolle convenientemente, se requiere la utilización de un circuito capaz de retener la información y presentar ésta a la salida. Este circuito, sobre el que vamos a tratar a continuación, es el biestable tipo D o ( latch ).
Un componente de este tipo es un circuito digital que
dispone de una entrada de información D (DATA), otra entrada de validación E
(ENABLE) y dos salidas complementarias Q y Q negada. Mientras la entrada de validación
E esté a nivel alto (« 1 » lógico), el estado de la salida Q será el mismo que
el aplicado a la entrada de la línea de datos
D. Cuando la entrada E pase a tener un nivel bajo (« 0 » lógico) el
valor presente en la salida Q permanecerá inalterable sea cual sea el estado de
la línea de entrada D. De acuerdo con esta explicación podemos llegar a la
conclusión de que la salida Q memoriza la información presente en la entrada de
datos D cuando la línea de validación E pasa de nivel alto a bajo ( de 1 a 0 ).
La siguiente imagen muestra un diagrama de este tipo de
circuito y su tabla de estados lógicos.
 |
| Diagrama y tabla de estados de un biestable tipo D |
Así pues, la utilización de biestables tipo D será muy adecuada para el diseño del
interfaz, cumpliendo los requisitos previstos inicialmente.
Considerando que una PIA nos proporciona dieciséis líneas de
salida independientes, conectando cada una de estas a las entradas D de cuatro
biestables podremos obtener las sesenta y cuatro salidas independientes que
precisamos. Ahora bien, hay que tener en cuenta que necesitamos controlar también la línea de validación de
cada biestable, de manera que podamos memorizar la información en el momento
adecuado. Esto Significa que no podremos utilizar las dieciséis líneas de la
PIA como salidas de información. El compromiso entre un mayor aprovechamiento
de todas las líneas de la PIA y el número de circuitos biestables empleados, se
consigue dedicando ocho líneas a suministrar información y las ocho líneas
restantes al control de la línea de validación. Esto significa que cada línea
de la PIA deberá conectarse a ocho biestables y que, por tanto, el número de
éstos empleado será de sesenta y cuatro.
Aunque este número pueda parecer muy elevado, la utilización
de circuitos integrados que disponen de varios de estos biestables en una única
cápsula simplifica la construcción y el espacio empleado.
Un circuito integrado que incorpora hasta ocho biestables
tipo D es el SN74LS373, en cápsula de 20 patillas y alimentación única de 5 V,
que será el empleado en esta publicación. La siguiente figura muestra un diagrama
interno.
 |
| Diagrama del circuito integrado SN74LS373 |
Como puede verse, cada circuito integrado dispone de una sola entrada de validación E que controla los ocho circuitos biestables de modo que la forma más idónea de conectarlos será en grupos de ocho, obteniendo cada vez una información correspondiente con las ocho líneas a las que se haya conectado.
En la imagen se muestra el esquema completo del interfaz, en el que se han utilizado ocho circuitos SN74LS373.
 |
| Esquema del circuito del interfaz universal |
Cada una de las entradas se han conectado entre si y, a su vez, a las líneas
PA0 - PA7 de la PIA de manera que cualquier información presente a la salida de
la PIA también lo estará a la entrada de todos los biestables. Para seleccionar
por dónde va a salir esta información, se utilizan las líneas PB0 - PB7 que se
hallan conectadas a cada una de las entradas de validación E. Esto significa
que con estas salidas podemos controlar por dónde va a salir la información
presente a la entrada.
Para evitar que la carga ofrecida por los circuitos
integrados ( IC ) SN74LS373 sobre las líneas PA0 - PA7 de la PIA pudiera ser excesiva,
se han intercalado circuitos amplificadores («buffers») del tipo HEF4050 ó
SN7407 aunque, en este último, por tener sus salidas en colector abierto, hay
que colocar resistencias de carga que suministren la corriente necesaria a los
transistores internos de cada circuito amplificador («buffer»).
No hay comentarios:
Publicar un comentario